Rambus，曾经一代内存的霸主。曾经Rambus RDRAM内存技术大大推动了当时PC业的发展，尽管Rambus RDRAM有着相当的技术优势，但是由于过高的价格和错误的市场策略使得原本非常有前景的技术产品，在DDR的竞争下，败下阵来；几经波动，Rambus现在已经只有苟延残喘之势。

    Rambus辉煌过，也失败过，让人瞩目也让人憎恨。这几年Rambus公司在苦苦支撑的同时，技术人员仍在对Rambus内存技术进行着艰苦的改进和提升。在2003年7月10日，Rambus公司联合了东芝（Toshiba）、现代（Elpida）公布了最新的Rambus XDR DRAM内存，XDR DRAM的性能无疑在内存市场扔下一颗重型炸弹。

    根据Rambus公布的官方资料，3.2GHz XDR DRAM的性能是当今DDR－400的8倍，峰值带宽高达6.4GB/s，它专为图形工作站、服务器、移动系统和通信设备而设计。本文就向读者介绍最新的Rambus XDR DRAM技术。 

Rambus XDR DRAM技术介绍

    Rambus XDR DRAM是eXtreme Data Rate DRA的缩写，也是Rambus“Yellowstone”技术的最新产品。从官方提供的技术参数来看，它是目前最高性能的内存子系统的解决方案。XDR接口通过独立使用地址线，数据线和控制线来提高内存的传输性能。

    随着CPU时钟和前端总线频率的不断提升，现有的内存技术终究会不能满足内存子系统的需求。而Rambus XDR DRAM技术提供了一种全新的串行内存架构，这种新型的XDR技术能够在今后十几年的时间内，满足各种应用的需求。Rambus XDR DRAM使用新型的接口，标准的3.2GHz XDR DRAM提供的峰值带宽是当今DDR400的8倍，并且Rambus公司言称，可以通过调节XDR DRAM的时钟频率来获得更高的传输速率。

    和DDR，DDR－II模块相比，XDR模块的时钟频率并不比它们高，根据不同的内存带宽（2.8GB/s至8.0GB/s），XDR模块的时钟频率分为3个档次，并且在2010年前，Rambus公司宣布把内存的峰值带宽提升到12.8GB/s。在6.4GB/s的峰值带宽下，XDR时钟运行在400MHz的频率下，每个时钟周期进行8bit的数据传输，相比之下，DDR SDRAM只能在一个时钟周期进行2bit的数据传输。这就是XDR 技术中最新的“8分频”技术，它是XDR DRAM能够提供高速传输速率的核心技术。

    在一个时钟周期内（一个上升沿和一个下降沿），XDR DRAM进行了4次时钟采样，在采样的每个上升沿和下降沿都传输了1bit的数据，因此在一个时钟周期内，XDR可以传输8bit的数据。

    Rambus公司预计在2004年开始对XDR DRAM取样，并且在2005年开始量产。并且最终为游戏平台和数字设备的内存系统提供6.4-12.8GB/s的传输速率，为桌面PC的图象系统提供25－50GB/s的传输速率。

Rambus XDR DRAM系统架构

XDR DRAM系统架构

XDR DRAM系统主要由以下5个部分构成：

·DRAM
·XDR内存控制器（XMC，Memory Controller）
·XDR IO单元（XIO，IO Cell）
·互联总线（Interconnet）
·XDR时钟发生器（XCG，Clock Generator）

    DRAM是XDR DRAM系统中的内存模块，它主要由Rambus的制造商进行制造，制造商可以按照一定的标准来自行决定DRAM内存模块的大小，封装形式，不过所有的DRAM模块中的DRAM核心（DRAM Core）必须按照统一的标准进行制造。各个厂家制造的DRAM必须确保能够相互兼容。

    XMC是一种新型的内存控制器，它完全由Rambus公司进行制造，它对传输过程中的信号进行控制。

    XIO位于XDR ASIC芯片中，是XMC和互连总线之间的物理接口。XIO的弹性很大，可以针对系统不同层面的应用进行输入输出处理，甚至可以工作在用户设定的环境中。

互联总线

    而互连总线采用串行的设计方式，即地址信号，数据信号和控制信号均有自身独立的线路，而在传统的并行总线架构中，地址信号，数据信号和控制信号通常复用同一条线路。XDR互连总线的宽度为32bit，其中32条总线用于点对点的连接，进行高速数据传输，12条总线用于请求信号传输，4对总线用于控制信号，1条总线用于时钟控制。

   XCG是低噪音，低抖动的差分时钟发生器，它能够在一个系统时钟内产生4个XDR时钟周期，而在每个时钟周期的上升沿和下降沿，都可以传送1bit的数据。Cypress和ICS公司授权制造此时钟产生器。

更多内容...

更多内容...